特許
J-GLOBAL ID：200903023044724907
キャッシュ記憶装置における非整列データ転送機構
発明者：
出願人/特許権者：
代理人 (1件)：
境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平7-318656
公開番号（公開出願番号）：特開平9-114733
出願日： 1995年10月17日
公開日（公表日）： 1997年05月02日
要約：
【要約】【課題】 キャッシュとレジスタとの間で非整列データの転送を可能にする。【解決手段】 下位5ビット目が奇数及び偶数になるアドレスの主記憶の写しをライン単位で保持する2つのキャッシュメモリ10a,10b を備える。各キャッシュメモリ10a,10b は、ヒットしたラインのうち、入力されたアドレスの下位4ビットの値に応じた1ワード長分のバイト列を出力する。データセレクタ42は、バイト選択信号40に基づき、何れか一方の出力をバイト毎に選択して汎用レジスタ21に出力する。キャッシュセレクタ36は、参照アドレス22の下位5ビットの値に基づいて、参照アドレス22によるキャッシュメモリ10a あるいはキャッシュメモリ10b の単独動作、および参照アドレス22によるキャッシュメモリ10a の動作と参照アドレス22またはその中の5ビット目に1を加算した参照アドレスによるキャッシュメモリ10b の動作との並列動作を制御し、また、バイト選択信号40を生成する。
請求項（抜粋）：
演算に必要なデータを、キャッシュ記憶装置からレジスタ装置に転送して、計算を行う手段を備えたプロセッサにおいて、転送するデータの基本データ長(ワード長)が、データ領域を指定するアドレスを付加する単位(バイト)よりも長い場合で且つ転送するデータの先頭アドレスがワード長の整数倍にならない非整列データのロード,ストアにおいて、ワード単位でのデータのバイト整列順序を、所望データの先頭アドレスとキャッシュ記憶装置の記憶単位に応じて変えることによって、1回の転送で非整列データをロード,ストアし、さらに、偶数アドレスと奇数アドレスを保持するキャッシュ記憶装置と、バイト単位でこれらの出力を選択する手段を備え、キャッシュ記憶装置を同時にアクセスし、バイト単位で所望データを選択することによって、1回の転送でレジスタ装置とのデータ転送を行う構成を有することを特徴とするキャッシュ記憶装置における非整列データ転送機構。
IPC (2件)：
G06F 12/08
, G06F 12/08 310
G06F 12/08 B
, G06F 12/08 G
, G06F 12/08 310 Z
