特許
J-GLOBAL ID：200903023045763744
半導体集積回路装置
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：再公表公報
出願番号（国際出願番号）：JP1999006989
公開番号（公開出願番号）：WO2000-051184
出願日： 1999年12月13日
公開日（公表日）： 2000年08月31日
要約：
【要約】ダイナミック型メモリセルからビット線に読み出された微小電圧を増幅するセンスアンプの増幅MOSFET、上記ビット線を選択するカラムスイッチMOSFETと含むメモリアレイ、上記カラムスイッチを通して選択されたメモリセルの記憶情報を読み出すメインアンプを含むリードライト部及び上記リートライト部との間でデータの入出力動作を行う論理回路部とを備えた半導体集積回路装置であって、上記ダイナミック型メモリセルの記憶キャパシタと同一構造のプレート電極に対応した第1電極と、上記記憶キャパシタの蓄積ノードの複数個が共通化されてなる第2電極とそれぞれを持つ2つのキャパシタを直列形態にし、上記リードライト部に隣接して配置し、かつ上記リードライト部の動作電圧間に上記2つのキャパシタの直列回路を接続する。
請求項（抜粋）：
記憶キャパシタとアドレス選択MOSFETとからなり、上記アドレス選択MOSFETのゲートがワード線に接続され、一方のソース,ドレインが上記ワード線と交差するビット線に接続され、他方のソース,ドレインが上記記憶キャパシタの一方の電極に対応した蓄積ノードに接続され、上記記憶キャパシタの他方の電極に対応したプレート電極に所定の電圧が印加されてなるダイナミック型メモリセルと、上記ビット線に読み出された上記記憶キャパシタの情報電荷に従った微小電圧を増幅するセンスアンプの増幅MOSFETと、上記ビット線を選択するカラムスイッチMOSFETとを含むメモリアレイと、 上記カラムスイッチを通して選択されたメモリセルの記憶情報を読み出すメインアンプを含むリードライト部と、 上記リードライト部との間でデータの入出力動作を行う論理回路部とを備え、 上記記憶キャパシタと同一構造の上記プレート電極からなる第1電極と、上記記憶キャパシタの蓄積ノードの複数個が共通化されてなる第2電極とそれぞれを持つ2つのキャパシタを直列形態にして上記リードライト部に隣接して配置し、かつ上記リードライト部の動作電圧間に上記2つのキャパシタの直列回路を接続してなることを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, G11C 11/407
H01L 27/10 681 F
, G11C 11/34 354 D
, H01L 27/10 621 C
