特許
J-GLOBAL ID：200903023060759575
液晶表示装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-229166
公開番号（公開出願番号）：特開平7-084285
出願日： 1993年09月14日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 製造工程を煩雑化することなく、また得られたTFTの信頼性を低下することなく、小型化された容量値の高い補助容量を有して、画素の開口率が良好で表示品位の高い液晶表示装置を提供する。【構成】 補助容量5の誘電体層28は、コプラナ型TFT7のゲート絶縁膜20と同材料で同一層に形成されており、その膜厚は前述のゲート絶縁膜20と同様に30〜 100nm程度の膜厚であるので、補助容量5の誘電体層として好適な膜厚に形成されている。また第2の電極29は画素電極4と一体形成されているので、パターニングの変更だけで形成することができ、極めて簡易かつプロセス整合性も良好である。
請求項（抜粋）：
基板上に配列形成され表示領域を形成する画素電極と、前記画素電極に対する液晶駆動電圧の印加を制御する第1の薄膜トランジスタであって前記基板上にゲート電極とゲート絶縁膜と活性層とがこの順で形成されかつ前記活性層の両側にソース領域、ドレイン領域が形成された第1の薄膜トランジスタと、前記表示領域の周辺部に配置され、前記第1の薄膜トランジスタを制御する液晶駆動回路であって、前記基板上に形成された活性層と該活性層を覆うように形成されたゲート絶縁膜と前記ゲート絶縁膜上に形成されたゲート電極とがこの順に形成されかつ前記活性層の両側にソース領域、ドレイン領域が形成された第2の薄膜トランジスタを用いて形成された液晶駆動回路と、前記基板上に第1の電極と誘電体と第2の電極とがこの順で形成され、前記第2の電極が前記画素電極に接続され、前記第1の電極が前記第2の薄膜トランジスタの前記ソース領域或いは前記ドレイン領域と同一材料で同一層に形成され、前記誘電体が前記第2の薄膜トランジスタの前記ゲート絶縁層と同一材料で同一層に形成され、前記第2の電極が前記画素電極に電気的に接続された補助容量とを具備することを特徴とする液晶表示装置。
IPC (3件)：
G02F 1/136 500
, G09F 9/30 339
, H01L 29/786
