特許

J-GLOBAL ID：200903023109744951

半導体集積回路

発明者： 斎藤 寿男
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-248654
公開番号（公開出願番号）：特開平5-090409
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】半導体集積回路における配線領域の面積を縮小する。【構成】ポリシリコン層,2層のアルミ層を有する半導体集積回路におけるマクロブロック11〜14をポリシリコンと第1アルミ配線で構成し、マクロブロック11〜14間をマクロブロック内部に設けた入出力端子16を介して第2アルミ配線18〜24をマクロブロック上を通して交差することなく結線する。

請求項（抜粋）：

配線層としてポリシリコンと複数の金属配線層とを備え、これら金属配線層のうち金属配線層以外の他の配線層により各マクロブロックを接続した半導体集積回路において、前記各マクロブロックの入出力端子が最上層の金属配線層と接続され、前記入出力端子から周囲の前記各マクロブロック領域上に少なくとも1本の金属配線層を接続させることにより、前記各マクロブロックの入出力端子間が前記最上層の金属配線層単独で結線されるようにしたことを特徴とする半導体集積回路。

IPC (2件)：

H01L 21/82 ,  H01L 21/3205

FI (3件)：

H01L 21/82 W ,  H01L 21/82 B ,  H01L 21/88 M