特許
J-GLOBAL ID：200903023172281724
半導体装置用テストボード
発明者：
出願人/特許権者：
,
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-238099
公開番号（公開出願番号）：特開平6-088857
出願日： 1992年09月07日
公開日（公表日）： 1994年03月29日
要約：
【要約】【目的】 半導体装置用テストボード1において、実装基板2に設けられる複数のポゴソケット6の夫々の垂直精度及び高さ精度を高め、ポゴピン7の接触精度を高める。また、前記ポゴソケット6を交換する時の作業効率を高める。【構成】 半導体装置10が実装される実装基板2に複数設けられたポゴソケット挿入用スルーホール3内の夫々にスルーホールメッキ層4が設けられ、この複数のポゴソケット挿入用スルーホール3の夫々に夫々毎に挿入される複数のポゴソケット6の夫々が半田層9を介在して前記各々のスルーホールメッキ層4に固定される半導体装置用テストボード1において、前記複数のポゴソケット6の夫々に複数の支持部材8の夫々が夫々毎に固定され、前記複数のポゴソケット6の夫々が前記各々の支持部材8を介在して前記実装基板2に夫々毎に支持され、この各々の支持部材9が半田層9を介在して前記各々のスルーホールメッキ層4に固定される。
請求項（抜粋）：
半導体装置が実装される実装基板に複数のポゴソケット挿入用スルーホールが設けられ、前記複数のポゴソケット挿入用スルーホール内の夫々にスルーホールメッキ層が設けられ、前記複数のポゴソケット挿入用スルーホールの夫々に複数のポゴソケットの夫々が夫々毎に挿入され、前記複数のポゴソケットの夫々が半田層を介在して前記各々のスルーホールメッキ層に夫々毎に固定される半導体装置用テストボードにおいて、前記複数のポゴソケットの夫々に複数の支持部材の夫々が夫々毎に固定され、前記複数のポゴソケットの夫々が前記各々の支持部材を介在して前記実装基板に夫々毎に支持され、この各々の支持部材が半田層を介在して前記各々のスルーホールメッキ層に固定されることを特徴とする半導体装置用テストボード。
IPC (3件)：
G01R 31/26
, H01L 21/66
, H01L 23/32
