特許
J-GLOBAL ID:200903023190108916
データ処理装置の制御方法及びデータ処理装置
発明者:
出願人/特許権者:
代理人 (1件):
久保 幸雄
公報種別:公開公報
出願番号(国際出願番号):特願平3-091315
公開番号(公開出願番号):特開平6-202941
出願日: 1991年03月28日
公開日(公表日): 1994年07月22日
要約:
【要約】【目的】 本発明は、RISC型CPUで代表されるように1命令を1クロックサイクルで処理することが可能なCPUを使用したデータ処理装置に関し、クロック周波数を高くしないようにして価格の上昇を抑えるとともに、処理速度を向上させることを目的としている。【構成】 1命令を1クロックサイクルで処理することが可能で且つ命令バス22とデータバス21とを互いに独立に持った中央処理装置11と、命令バス22に接続された命令用メモリ12と、データバス21に接続されたデータ用メモリ14と、命令用メモリ12をノーウエイトでアクセスするように当該命令用メモリ12を制御する命令用メモリ制御部31と、データ用メモリ14を1ウエイトでアクセスするように当該データ用メモリ14を制御するデータ用メモリ制御部33とを有して構成される。
請求項(抜粋):
1命令を1クロックサイクルで処理することが可能で且つ命令バスとデータバスとを互いに独立に持った中央処理装置と、前記命令バスに接続された命令用メモリと、前記データバスに接続されたデータ用メモリとを有したデータ処理装置において、前記命令用メモリにはノーウエイトでアクセスし、前記データ用メモリには1ウエイトでアクセスすることを特徴とするデータ処理装置の制御方法。
前のページに戻る