特許
J-GLOBAL ID：200903023198979762
主記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-100554
公開番号（公開出願番号）：特開平9-288619
出願日： 1996年04月22日
公開日（公表日）： 1997年11月04日
要約：
【要約】【課題】 既存のECC回路を内蔵した主記憶制御装置を変更することなく流用し、二重化したメモリセルを等価に扱うことにより、一方のメモリセルで2ビット以上のエラーが検出されても他方のメモリセルを用いて処理が継続できる安価で信頼性の高い主記憶装置を提供する。【解決手段】 メモリセル1・2を二重系にし、上記メモリセル1・2に接続されデータの誤りを検査する誤り検査手段3・4と、メモリセル1・2からの出力データを選択する選択手段5とを付加して、上記誤り検査手段3・4の検査結果により、データを選択する。
請求項（抜粋）：
ECC回路を内蔵した主記憶制御装置に制御され、ECC回路を使用してデータの誤り検出および訂正を行う主記憶装置において、メモリセルを二重系にし、上記メモリセルに接続されデータの誤りを検査する誤り検査手段と、メモリセルからの出力データを選択する選択手段とを付加して、上記誤り検査手段の検査結果により、データを選択することを特徴とする主記憶装置。
IPC (3件)：
G06F 12/16 320
, G06F 12/16 310
, G06F 11/10 330
G06F 12/16 320 F
, G06F 12/16 310 J
, G06F 11/10 330 K
