特許
J-GLOBAL ID:200903023214131175
定電圧レギュレータ回路
発明者:
出願人/特許権者:
代理人 (1件):
松隈 秀盛
公報種別:公開公報
出願番号(国際出願番号):特願平11-276748
公開番号(公開出願番号):特開2001-100852
出願日: 1999年09月29日
公開日(公表日): 2001年04月13日
要約:
【要約】【課題】 ラッシュ電流による障害の発生を未然に防止する。【解決手段】 定電圧レギュレータ回路となる集積回路1Aの入力端子11が主制御用のインピーダンス素子としてのpnpトランジスタ15を通じて出力端子12に接続され、このトランジスタ15のベースが抵抗器16、npnトランジスタ17、18の直列回路を通じて接地端子13に接続される。さらに出力端子12が抵抗器22、23の直列回路を通じて演算増幅器21の反転入力端(-)に接続され、ツェナーダイオード20で形成される基準電圧Vrefに対する変動成分が取り出される。この演算増幅器21の出力端がトランジスタ17のベースに接続される。さらに入力端子11が定電流源25、時定数端子14、時定数用のコンデンサ6を通じて接地端子5に接続され、この時定数端子14が演算増幅器28を通じてトランジスタ18のベースに接続される。
請求項(抜粋):
出力電圧に応じてインピーダンス素子を制御することにより前記出力電圧を安定化する定電圧レギュレータ回路であって、電源投入時に徐々に変化される時定数回路と、この時定数回路の出力により前記インピーダンス素子での安定化の制御を補正する補正回路とを設けた、ことを特徴とする定電圧レギュレータ回路。
IPC (2件):
G05F 1/56 320
, G05F 1/56 310
FI (2件):
G05F 1/56 320 F
, G05F 1/56 310 A
Fターム (13件):
5H430BB01
, 5H430BB09
, 5H430BB11
, 5H430EE02
, 5H430EE03
, 5H430FF02
, 5H430FF07
, 5H430GG02
, 5H430HH03
, 5H430HH05
, 5H430KK02
, 5H430LA06
, 5H430LA07
前のページに戻る