特許

J-GLOBAL ID：200903023246727371

演算処理装置

発明者： 山中 隆太朗 ,  惣門 淳二 ,  戸田 隆
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-122673
公開番号（公開出願番号）：特開2000-311096
出願日： 1999年04月28日
公開日（公表日）： 2000年11月07日
要約：

【要約】【課題】 少ないハードウェアの投資で、DSPによるCRC演算を効率的に処理すること。【解決手段】 演算器104にて、演算データ記憶部101に格納された演算データのMSBと、入力データ記憶部102に格納された入力データとのmod2加算を行う。演算器105にて、演算データ記憶部101に格納された演算データをMSB側に1ビットシフトさせたデータと、生成多項式記憶部103に格納された生成多項式の係数とのmod2加算を行う。選択部106にて、演算器104の演算結果に基づき、シフトデータと演算器105の演算結果のいずれか一方を選択し、選択したものを新たに演算データとして演算データ記憶部101に格納する。

請求項（抜粋）：

第1記憶手段に格納された演算データの最上位ビットと第2記憶手段に格納された入力データとの2進数加算を行う第1演算手段と、前記演算データを1ビット最上位ビット側にシフトしたシフトデータと第3記憶手段に格納された生成多項式の係数との2進数加算を行う第2演算手段と、前記第1演算手段の演算結果に基づき、前記第2演算手段の演算結果あるいは前記シフトデータのいずれかを選択し、新たな演算データとして前記第1記憶手段に格納する選択手段とを具備することを特徴とする演算処理装置。

IPC (2件)：

G06F 11/10 330 ,  H03M 13/00

FI (2件)：

G06F 11/10 330 Q ,  H03M 13/00

Fターム (14件)：

5B001AA04 ,  5B001AB02 ,  5B001AC01 ,  5B001AD06 ,  5B001AE02 ,  5J065AA01 ,  5J065AB01 ,  5J065AC02 ,  5J065AD04 ,  5J065AF03 ,  5J065AH02 ,  5J065AH05 ,  5J065AH06 ,  5J065AH19