特許
J-GLOBAL ID：200903023254134690
デイジタル・コンピユータの外部電源瞬断対処装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-223833
公開番号（公開出願番号）：特開平5-061572
出願日： 1991年09月04日
公開日（公表日）： 1993年03月12日
要約：
【要約】 (修正有)【目的】 外部電源が瞬断しても瞬断前のデータから処理を再開するようにした外部電源瞬断対処装置を提供。【構成】 外部電源瞬断対処装置のCPUにはROM、RAMおよび電源瞬断フラグ・レジスタが接続されている。RAMには電源保持回路を接続、電源瞬断フラグ・レジスタには電源瞬断判定回路を接続し、入力電圧モニタ回路を備える。入力電圧モニタ回路は電圧変換器と内部電圧モニタ回路を接続し、CPUに対してパワー・ダウン割り込み信号を送り込む。内部電圧モニタ回路はCPUに対してパワー・オン・リセット信号を送ることにより外部電源が瞬断してもRAMに書き込まれた瞬断前のデータ内容を保持し、再び電源が投入されれば電源投入が瞬断によるものか否かを判断し、瞬断であれば瞬断前のデータから処理を再開する。
請求項（抜粋）：
ディジタル・コンピュータCPUの外部電源瞬断対処装置において、CPUを具備し、CPUにはCPUバスを介してROM、RAMおよび電源瞬断フラグ・レジスタが接続され、RAMには電源保持回路が接続され、電源瞬断フラグ・レジスタには電源瞬断判定回路が接続されており、入力電圧モニタ回路を具備し、入力電圧モニタ回路はCPUに対してCPUパワー・ダウン割り込み信号を送り込み、入力電圧モニタ回路には電圧変換器が接続されると共に電圧変換器には内部電圧モニタ回路が接続されており、内部電圧モニタ回路はCPUに対してCPUパワー・オン・リセット信号を送り込み、電源瞬断判定回路は外部電源が瞬断した結果送り出されるCPUパワー・ダウン割り込み信号および電圧変換器の出力する内部電圧が規定値を割った結果送り出されるCPUパワー・オン・リセット信号に基づいて瞬断後瞬断許容時間を経過したか否かを判定し、電源瞬断フラグ・レジスタは電源瞬断判定回路の出力を受信して瞬断が瞬断許容時間以内の間は高レベルであってそれ以外の期間は低レベルを保持するものであり、電源保持回路は外部電源が瞬断してから瞬断許容時間を経過する迄である電源瞬断フラグ・レジスタが高レベルの間はRAMへの電源供給を保持してここに書き込まれているデータの内容を保持せしめるものであり、ROMはCPUパワー・ダウン割り込み信号とCPUパワー・オン・リセット信号および電源瞬断判定回路の出力に基づいて瞬断対処するものであることを特徴とするディジタル・コンピュータの外部電源瞬断対処装置。
IPC (2件)：
G06F 1/30
, G06F 12/16 340
