特許
J-GLOBAL ID:200903023256052658
TDMA携帯無線機の消費電力制御方式
発明者:
,
出願人/特許権者:
代理人 (1件):
大塚 学
公報種別:公開公報
出願番号(国際出願番号):特願平8-278597
公開番号(公開出願番号):特開平10-107730
出願日: 1996年10月01日
公開日(公表日): 1998年04月24日
要約:
【要約】【課題】TDMA携帯無線機の待ち受け時の当該受信スロット間欠受信期間における消費電力をさらに低減する。【解決手段】低周波クロックを発生する低周波発振器11と、高周波発振器2の高周波クロックをオン/オフ制御するトランジスタ15を設ける。TDMA制御部7に2つの論理和回路12,13とクロックフラグ生成器14を設ける。CPU1が当該受信スロットを受信する毎にパワーセーブモードになり、タイマカウンタ3に次の受信スロットまでの時間を設定するとタイマカウンタ3は低周波クロックで動作し、そのステータスをトランジスタ15と2つの論理和回路12,13に入力して高周波クロックを停止させるとともにスロットカウンタ5のクロック供給を止めて動作を停止させるように構成した。
請求項(抜粋):
TDMA方式の無線電波を送受信する無線部及び変復調部と、高周波クロックを連続出力する高周波発振器と、該高周波クロックによって動作しパワーセーブモードを有するCPUと、前記高周波クロックを分周する分周回路と該分周回路から出力される基準クロックによってTDMAスロットを連続生成するスロットカウンタと前記分周回路からの基準クロックが入力され前記スロットカウンタからのTDMAスロットにより当該子機の受信スロットで受信するように前記無線部及び変復調部の制御を行う無線部制御回路と前記分周回路からの基準クロックと前記スロットカウンタからのTDMAスロットが入力され前記CPUから与えられるウント値をカウントするタイマカウンタとが設けられたTDMA制御部とを備え、待ち受け期間中、前記CPUは当該無線機の受信スロットを受信して動作モードからパワーセーブモードに移行する毎に所定の回路の動作を停止させるとともに前記タイマカウンタにパワーセーブモード期間を示すカウント値を与え、前記タイマカウンタは前記カウント値をカウントしカウントアップしたとき前記CPUにパワーセーブモード解除の割り込みを行うように構成されたTDMA携帯無線機の消費電力制御方式において、低周波クロックを出力する低周波発振器と、外部からの制御信号により前記高周波発振器を停止させる信号を出力するトランジスタと、前記高周波発振器の出力を一方の入力とし前記分周回路に出力信号を与える第1の論理和回路と、前記分周回路の出力を一方の入力とし前記スロットカウンタに出力信号を与える第2の論理和回路と、該第2の論理和回路の出力によりスロット止め認識情報を示すフラグを出力するクロックフラグ生成器とを備え、前記タイマカウンタは、前記CPUからパワーセーブモードに移行して前記パワーセーブモード期間を示すカウント値が与えられたとき前記低周波発振器からの低周波クロックによる動作を行い前記トランジスタに制御信号を与えて前記高周波発振器を停止させるとともに前記第1の論理和回路と前記第2の論理和回路の他方の入力にステータスを与え、該ステータスにより前記第1の論理和回路は前記分周回路への高周波クロック供給を停止し、前記ステータスにより前記第2の論理和回路は前記スロットカウンタへの基準クロック供給を停止してスロットカウンタの動作を停止させるとともに、前記クロックフラグ生成器からスロット止め認識情報を示すフラグを出力させて前記CPUに認識させるように構成したことを特徴とするTDMA携帯無線機の消費電力制御方式。
IPC (2件):
FI (2件):
H04B 7/26 X
, H04J 3/00 H
前のページに戻る