特許

J-GLOBAL ID：200903023269746128

半導体装置

発明者： 熊谷 浩一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-071830
公開番号（公開出願番号）：特開平5-275661
出願日： 1992年03月30日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】少なくともCMOSトランジスタを含むゲートアレイにおいて、電源配線と接地配線との間の容量を増大させ、電源,接地電位を安定化させる。【構成】CMOSゲートアレイの空セルにおいて、電源配線108bに接続されたNウェル102a内に形成されたP型MOSトランジスタ群101aのソース・ドレインのP+ 拡散層104aは接地配線108aに接続され、接地配線108aに接続されたPウェル102b内に形成されたN型MOSトランジスタ群101bのN+ 拡散層103bは電源配線108bに接続される。

請求項（抜粋）：

電源電位が与えられたN型半導体領域に形成されたP型MOSトランジスタ群,および接地電位が与えられたP型半導体領域に形成されたN型MOSトランジスタ群から構成されたCMOSトランジスタ群を含む複数の基本セルを有するゲートアレイにおいて、前記基本セルにおけるトランジスタ動作をしない基本セルが、接地電位が与えられたソース・ドレインを有するP型MOSトランジスタ群,および電源電位が与えられたソース・ドレインを有するN型MOSトランジスタ群の少なくとも1つのトランジスタ群を有することを特徴とする半導体装置。

IPC (2件)：

H01L 27/118 ,  H01L 27/04

引用特許：

審査官引用 (3件)

• 特開昭61-194739
  
• 特開平2-116164
  
• 特開平1-111349