特許

J-GLOBAL ID：200903023276296588

半導体装置とその製造方法

発明者： 橋上 裕幸
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-206561
公開番号（公開出願番号）：特開平9-036243
出願日： 1995年07月19日
公開日（公表日）： 1997年02月07日
要約：

【要約】【目的】 微細なパターン工程を追加することなく、膜厚の異なる2種類のフィールド酸化膜を形成し、同時に膜厚の異なるゲート酸化膜も形成する。【構成】 既知のLOCOS法によりフィールド酸化膜4を形成し、ゲート酸化膜6を形成した後、周辺回路部のみを開口させたレジスト層8を形成する。レジスト層8をマスクとして、フッ酸系のエッチング液を用いたウエットエッチングにより周辺回路部の活性領域のゲート酸化膜を除去するとともに、同領域のフィールド酸化膜4の膜厚が微細化に適した膜厚なるまでエッチングを続ける。レジスト層8を除去した後、酸化により周辺回路部の活性領域にゲート酸化膜6aを形成する。このとき高耐圧回路部に残っていたゲート酸化膜6は6bとして示されるようにその膜厚が厚くなる。

請求項（抜粋）：

同一半導体基板に膜厚の異なる2種類のフィールド酸化膜を有し、かつ膜厚の厚いフィールド酸化膜で分離された活性領域に形成されたMOSトランジスタのゲート酸化膜は膜厚の薄いフィールド酸化膜で分離された活性領域に形成されたMOSトランジスタのゲート酸化膜よりも厚く設定されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (2件)：

H01L 27/08 102 C ,  H01L 29/78 301 G