特許

J-GLOBAL ID：200903023295753540

半導体装置及びその製造方法

発明者： 山下 征大
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 大岩 増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-133953
公開番号（公開出願番号）：特開平9-321160
出願日： 1996年05月28日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 寄生容量が低減でき、低消費電力で高速に動作する半導体装置を得る。【解決手段】 半導体基板1の1主面に、凹部39と、この凹部39に埋め込まれており、フッ素が添加されたTEOS酸化膜からなる絶縁膜により形成された素子分離領域40と、ゲート電極18、22の両側面に形成され、フッ素が添加されたTEOS酸化膜からなる側壁酸化膜54、55と、ベース電極9とエミッタ電極14の間に形成され、フッ素が添加されたTEOS酸化膜からなる絶縁膜(具体的には、ベース電極9の上敷酸化膜51a、側壁酸化膜51b及びエミッタ電極14の側壁酸化膜52等からなる絶縁膜)53とを設ける。ここで、フッ素が添加されたTEOS酸化膜は、好ましくは比誘電率が3.9未満のものを用いるのが良い。

請求項（抜粋）：

半導体基板の1主面に形成された凹部と、この凹部に埋め込まれたフッ素が添加されたTEOS酸化膜からなる絶縁膜とを備えた半導体装置。

IPC (3件)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 21/304 321

FI (2件)：

H01L 27/06 321 C ,  H01L 21/304 321 S