特許
J-GLOBAL ID：200903023322132692
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
煤孫 耕郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-318950
公開番号（公開出願番号）：特開平7-147292
出願日： 1993年11月25日
公開日（公表日）： 1995年06月06日
要約：
【要約】【目的】GaAsペレットをマウントする際、従来のAgペーストまたはソルダーを用いている所をソルダーレス化し、ソルダーはい上がりやソルダー流れ不良の撲滅を図る。【構成】リードフレーム(11)上のペレットをマウントする部分にSnメッキ層(12)と化合物半導体ペレット(13)の裏面にAuメッキ層(14)をそれぞれ設け、化合物半導体ペレット(13)をリードフレーム上のSnメッキ層上に合わせ、セットし、AuとSn共晶温度に加熱することにより、AuとSnの共晶反応によりペレットとリードフレームとの間に、Au-Sn共晶合金層を形成させることによりマウントする。この方法によれば、マウント時のソルダーはい上がり、ソルダー流れ不良等が撲滅できる。
請求項（抜粋）：
半導体ペレットをモールドパッケージにて封入する半導体装置において、半導体チップをリードフレームにマウントする際、半導体チップ裏面に、第1の金属層を設け、さらに、リードフレームのチップをマウントする箇所の表面に第1の金属層と共晶反応により共晶合金を形成する第2の金属層を設け、両者をその共晶反応を呈する温度にて接合させ、ペレット、リードフレーム間に共晶合金を形成させ、リードフレームに半導体ペレットをマウントすることを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
