特許
J-GLOBAL ID：200903023351209939
クロックホールドオーバ回路
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-042938
公開番号（公開出願番号）：特開平5-243980
出願日： 1992年02月28日
公開日（公表日）： 1993年09月21日
要約：
【要約】【目的】 周波数保持精度を向上させる。【構成】 ローレベルの基準クロック断アラーム信号を入力すると、ラッチ回路はフィルタ5の出力信号を保持し、以降、基準クロックに対する位相同期動作は停止される。カウンタ12は分周器10の出力クロックの1周期ごとに計数動作繰り返す。カウンタ12の計数値はVCO9の発振周波数に対応しており、メモリ13はアラーム信号がローレベルになったとき、計数値を記憶する。コンパレータはメモリ13が記憶する計数値と、カウンタ12の計数値とを比較し、アップ/ダウン・カウンタ15を制御する。その結果、VCO9の発振周波数の変動に応じて変化するカウンタ15の計数値が加算器16によってラッチ回路6が保持する値に加算され、VCO9の制御電圧が調整される。従って、電源電圧や温度が変動しても、VCO9の発振周波数は一定に保たれる。
請求項（抜粋）：
制御電圧に応じた周波数で発振する電圧制御発振手段と、この発振手段の出力クロックと基準クロックとの位相を比較する位相比較器と、この位相比較器の出力信号の高周波成分を除去し、結果をディジタル信号で出力するローパスフィルタと、制御信号が入力されないとき、前記フィルタの出力信号をそのまま出力し、前記制御信号が入力されたとき、前記フィルタの出力信号を保持するラッチ回路と、このラッチ回路の出力信号をアナログ信号に変換し、変換結果を前記制御電圧として前記電圧制御発振手段に出力するD/A変換手段とを備えたクロックホールドオーバ回路において、基準発振器と、この発振器の出力クロックを計数し、前記電圧制御発振手段の出力クロックに同期してリセットされるカウンタと、前記制御信号が入力されたとき、前記カウンタの計数値を取り込んで記憶するメモリと、前記カウンタが出力する計数値と、前記メモリが記憶している前記計数値とを比較するコンパレータと、このコンパレータの比較結果に応じてカウントアップまたはカウントダウンするアップ/ダウン・カウンタと、前記ラッチ回路の出力信号と、前記アップ/ダウン・カウンタの計数値とを加算し、加算結果を前記D/A変換手段に出力する加算器とを備えたことを特徴とするクロックホールドオーバー回路。
IPC (2件)：
引用特許：
前のページに戻る
