特許

J-GLOBAL ID：200903023356285455

時間故障シミュレーション方法

発明者： 瀬崎 朋久 ,  平瀬 潤一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-371981
公開番号（公開出願番号）：特開2001-188807
出願日： 1999年12月28日
公開日（公表日）： 2001年07月10日
要約：

【要約】【課題】 論理回路内部の信号パス上に発生し信号変移時刻を変動させる時間故障に対して、該当テストパターンにその時間故障検査能力があるか否かを検証することができる時間故障シミュレーション方法を提供する。【解決手段】 論理回路内部の信号パス上に発生し信号変移時刻を変動させる時間故障に対して、所定時間Δtを時間故障と定義し、該当テストパターンにより信号パス上の信号変移時刻を所定時間Δtだけ遅延させて回路シミュレーションを行い、その回路シミュレーションによる論理回路からの出力信号を正常回路シミュレーションの出力信号結果と比較し、それらに差異が確認できた場合は該当テストパターンで時間故障が検出可能とし、差異が確認できない場合は該当テストパターンで時間故障画検出不可能とする。

請求項（抜粋）：

半導体回路内の任意点でその信号レベルの変移時刻を変位させてしまう故障を時間故障と定義し、前記半導体回路の故障検査用のテストパターンの前記時間故障に対する検査能力を検証するために、前記半導体回路に対してシミュレーションを実行する時間故障シミュレーション方法であって、前記半導体回路の前記任意点のうちの特定の信号経路上またはゲート端子上での前記変移時刻を所定時間だけ変位させて、前記半導体回路内に前記時間故障を発生させ、前記テストパターンにより、前記変移時刻の変位による前記半導体回路からの出力信号への影響が、検出されるか否かを判定することを特徴とする時間故障シミュレーション方法。

IPC (3件)：

G06F 17/50 ,  G01R 31/28 ,  G01R 31/3183

FI (4件)：

G06F 15/60 670 D ,  G01R 31/28 F ,  G01R 31/28 Q ,  G06F 15/60 668 Z

Fターム (8件)：

2G032AA01 ,  2G032AC03 ,  2G032AC08 ,  2G032AD06 ,  2G032AG01 ,  5B046AA08 ,  5B046BA09 ,  5B046JA04