特許

J-GLOBAL ID：200903023366315336

半導体チップの製造方法および半導体装置の製造方法

発明者： 國米 和夫
出願人/特許権者： キヤノン株式会社
代理人 (3件)： 宮崎 昭夫 ,  伊藤 克博 ,  石橋 政幸
公報種別：公開公報
出願番号（国際出願番号）：特願2004-183606
公開番号（公開出願番号）：特開2006-012889
出願日： 2004年06月22日
公開日（公表日）： 2006年01月12日
要約：

【課題】 貫通電極用の貫通孔の形成時間を短縮化することで生産性を向上させた半導体チップの製造方法を提供する。【解決手段】 まず、第1の絶縁膜3をマスク部材としてシリコン基板1の上面側に第1のトレンチ7aを例えばボッシュプロセスを用いて形成する。次に、第2の絶縁膜5をマスク部材としてシリコン基板1の裏面側に、第1のトレンチ7aに連通する第2のトレンチ7bを同じくボッシュプロセスを用いて形成する。そして、これにより形成された貫通孔8内に絶縁膜を形成した後、その貫通孔8内に導電性材料を充填して貫通電極2を形成する。【選択図】 図2

請求項（抜粋）：

半導体基板を貫通する貫通電極を有する半導体チップの製造方法であって、 半導体基板の一方の面から異方性エッチングにて第1のトレンチを形成する工程と、 前記半導体基板の前記一方の面の反対側の面から、異方性エッチングにて、前記第1のトレンチに連通する第2のトレンチを形成する工程と、 前記第1のトレンチと前記第2のトレンチとが連通することによって形成された貫通孔の内壁面に絶縁性材料からなる絶縁膜を形成する工程と、 前記絶縁膜が形成された前記貫通孔内に導電性材料を充填して前記貫通電極を形成する工程を有する半導体チップの製造方法。

IPC (5件)：

H01L 23/52 ,  H01L 21/320 ,  H01L 25/18 ,  H01L 25/07 ,  H01L 25/065

FI (2件)：

H01L21/88 J ,  H01L25/08 Z

Fターム (16件)：

5F033HH11 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM30 ,  5F033NN30 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ07 ,  5F033QQ12 ,  5F033QQ28 ,  5F033RR04 ,  5F033SS15 ,  5F033TT06 ,  5F033TT07

引用特許：

出願人引用 (1件)

• 米国特許第5501893号明細書