特許

J-GLOBAL ID：200903023367847080

CVD-TiN膜の成膜方法および半導体装置の製造方法

発明者： 秋場 啓史 ,  大槻 林 ,  宮川 昇
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 高山 宏志
公報種別：公開公報
出願番号（国際出願番号）：特願平8-353819
公開番号（公開出願番号）：特開平10-177971
出願日： 1996年12月18日
公開日（公表日）： 1998年06月30日
要約：

【要約】【課題】低温プロセスにおいて、抵抗値が低くかつ抵抗値の経時変化が少ないTiN膜の製造方法、およびバリア層、キャパシタ上部電極としてこのようなTiN膜を用いた半導体装置の製造方法を提供すること。【解決手段】チャンバー内に半導体基板を装入し、チャンバー内を所定の減圧雰囲気にし、チャンバー内に反応ガスを導入するとともに基板を600°C以下の温度に加熱して基板上にTiN膜を成膜し、成膜後直ちにチャンバー内を大気開放する。

請求項（抜粋）：

チャンバー内に基体を装入する工程と、チャンバー内を所定の減圧雰囲気にする工程と、チャンバー内に反応ガスを導入するとともに前記基体を600°C以下の温度に加熱し、基体上にTiN膜を成膜する工程と、成膜後直ちにチャンバー内を大気開放する工程と、を具備することを特徴とするCVD-TiN膜の成膜方法。

IPC (3件)：

H01L 21/285 ,  H01L 21/285 301 ,  C23C 16/34

FI (3件)：

H01L 21/285 C ,  H01L 21/285 301 R ,  C23C 16/34