特許

J-GLOBAL ID：200903023375255893

スタンダードセル構造

発明者： 甲斐 睦章
出願人/特許権者： 富士通株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願平11-241179
公開番号（公開出願番号）：特開2001-068549
出願日： 1999年08月27日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 MOS型半導体集積回路装置において用いられるスタンダードセル構造を、EBを用いて量産するのに適した構造とすること。【解決手段】 ゲート電極1を所定のピッチで配置させるとともに、ゲート電極1の基本形状を、その先端部12が前記ピッチの半分だけずれるように屈曲した形状とする。この基本形状のゲート電極1と、それをミラー反転または回転させたゲート電極2,1A,1B,1C,2A,2B,2Cを用いてスタンダードセル構造を構築する。相補するPチャネルおよびNチャネルの各トランジスタのゲート電極を、それぞれのゲート先端部にて接するように配置させる。また、PチャネルまたはNチャネルのトランジスタのゲート電極を、反転させた時に、相補していたNチャネルまたはPチャネルのトランジスタのゲート電極の隣のゲート電極に接続するように配置させる。

請求項（抜粋）：

ゲート電極を、所定のピッチで配置されるゲート基端部と、前記ゲート基端部に対して前記ピッチの半分だけずれるように屈曲し、かつ前記ゲート基端部と平行に延びるゲート先端部とにより構成し、前記ゲート電極と、前記ゲート電極をミラー反転または回転させたゲート電極を用いて構成されることを特徴とするスタンダードセル構造。

Fターム (5件)：

5F064AA04 ,  5F064CC12 ,  5F064DD05 ,  5F064DD10 ,  5F064DD16