特許
J-GLOBAL ID：200903023378179314
半導体試験装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平10-151778
公開番号（公開出願番号）：特開平11-344533
出願日： 1998年06月01日
公開日（公表日）： 1999年12月14日
要約：
【要約】【課題】複数のユニット電源の電源立上げシーケンスの制御において、一層好ましい電源立上げ制御が可能な半導体試験装置を提供する。【解決手段】複数の直流電源装置を有し、第1、第2、第3の順序で順次複数のユニット電源の立上げのシーケンス制御を行う半導体試験装置の電源装置において、第1のユニット電源が第2のユニット電源より先に直流電圧を負荷装置へ供給すべきであるものとしたとき、第1のユニット電源が出力する直流電圧が所定電圧以上に達したことを検出して第2のユニット電源の直流電圧を出力するシーケンス制御手段を備える半導体試験装置。
請求項（抜粋）：
複数の直流電源装置(ユニット電源)を有し、第1、第2、第3の順序で順次当該複数のユニット電源の立上げのシーケンス制御を行う半導体試験装置の電源装置において、該第1のユニット電源が該第2のユニット電源より先に直流電圧を負荷装置へ供給すべきであるものとしたとき、該第1のユニット電源が出力する直流電圧が所定電圧以上に達したことを検出して該第2のユニット電源の直流電圧を出力するシーケンス制御手段を備えることを特徴とする半導体試験装置。
IPC (2件)：
FI (2件)：
G01R 31/28 H
, G01R 31/26 Z
