特許
J-GLOBAL ID：200903023388524672
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-248432
公開番号（公開出願番号）：特開平6-164350
出願日： 1992年09月18日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】電源の投入あるいは遮断時に異常状態が発生することのない半導体集積回路装置を提供する。【構成】半導体集積回路装置10が備える半導体回路11内の、電源端子81と第1のダイオード65との間に、ダイオード21と抵抗素子22との直列接続体である異常電圧検出回路20を設置し、この異常電圧検出回路20と第1のダイオード65との接続点24から引出された出力線23を、内部回路63に設けられているリセット回路68からのリセット出力69を入力するための入力端子63aに接続する。接続点24とアース端子82の間にはコンデンサ素子25が挿入される。半導体集積回路装置10の電源が遮断されていて、外部から信号入力端子83にHigh レベル信号が入力された際に、接続点24に発生する電圧を利用して内部回路63をリセット状態にすることにより、内部回路63の出力端子63bから何らの信号も出力しないようにする。
請求項（抜粋）：
リセット回路と、半導体回路とを備え、前記リセット回路は、電源電圧を受取る電源端子と、アース端子と、前記電源端子と前記アース端子間に接続された電源電圧値判別回路を備え、この電源電圧値判別回路は、電源電圧の値を検出し、前記電源電圧があらかじめ設定されている設定値を下回る場合に前記半導体回路をリセット状態にするリセット出力を前記半導体回路に出力するものであり、前記半導体回路は、電源電圧を受取る電源端子と、信号入力電圧を受取る信号入力端子と、前記電源電圧ならびに前記信号入力電圧のそれぞれに対するアース端子と、前記電源端子と前記信号入力端子の間に挿入されそのカソードが前記電源端子側に接続された第1のダイオードと、前記信号入力端子と前記アース端子の間に挿入されそのカソードが前記信号入力端子に接続された第2のダイオードと、これらのダイオードにより静電気障害から保護されしかも前記リセット回路からのリセット出力を受取る入力端子を有する内部回路を備え、前記リセット回路からリセット出力を受取った場合には前記内部回路はリセット状態となり、前記リセット回路から前記内部回路をリセット状態とすべきリセット出力を受取らない場合には前記信号入力電圧に従う通常動作を行うものである、半導体集積回路装置において、半導体回路は、異常電圧検出回路と、その出力線を備え、前記異常電圧検出回路は、電源端子と第1のダイオードのカソードとの間に挿入され、電源端子と信号入力端子の間の電圧差を検出するものであり、前記出力線は、前記異常電圧検出回路と前記内部回路の入力端子間を接続し、前記異常電圧検出回路からの出力をリセット回路からのリセット出力と共に内部回路に供給するようにしたものである、ことを特徴とする半導体集積回路装置。
IPC (3件)：
H03K 17/22
, G06F 1/24
, H01L 27/04
