特許

J-GLOBAL ID：200903023394020040

半導体記憶装置

発明者： 花見 充雄 ,  石原 和哉
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-208910
公開番号（公開出願番号）：特開平6-060669
出願日： 1992年08月05日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 パイプライン処理を行うのに適した半導体記憶装置を得る。【構成】 アドレスデコーダ12,メモリセルアレイ10間に、デコード結果用ラッチ20が介挿される。このデコード結果用ラッチ20は、制御クロックCLKに同期してアドレスデコーダ12のデコード結果をラッチし、ラッチしたデコード結果をメモリセルアレイ10に出力する。制御クロックCLKは、アドレス入力ラッチ11及びデータ入出力ラッチ14にも付与される。【効果】 同一の制御クロックに同期して、アドレスデコード結果のラッチ処理、メモリセルアレイからの読み出しデータのラッチ処理が行われるため、アドレスデコード処理とデータ読出し処理とのパイプライン処理を行うことができる。

請求項（抜粋）：

アドレス信号を受け、該アドレス信号をデコードして、デコード結果を出力するアドレスデコーダと、制御クロックに同期して前記デコード結果をラッチし、ラッチデコード結果を出力するデコード結果用ラッチと、複数のメモリセルから構成され、前記ラッチデコード結果に基づき、選択メモリセルが一意に決定されるメモリセルアレイと、前記制御クロックに同期して、前記選択メモリセルの記憶内容に基づく読み出しデータをラッチし、ラッチ読み出しデータを出力する読み出し用ラッチとを備えた半導体記憶装置。