特許

J-GLOBAL ID：200903023399659197

MOS型電界効果トランジスタの製造方法

発明者： 齊藤 徹 ,  川島 孝啓 ,  神澤 好彦 ,  ▲高▼木 剛
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-311495
公開番号（公開出願番号）：特開2005-079517
出願日： 2003年09月03日
公開日（公表日）： 2005年03月24日
要約：

【課題】 従来技術である、SiGe犠牲層を用いたダブルゲート構造を有する多層チャネルMOSFETの作製方法においては、チャネル層の材料や層数、膜厚などに制限を有する。 【解決手段】 本発明に係る電解効果型トランジスタの製造方法では、シリコン基板上に、シリコン酸化膜からなる層302と少なくともシリコンを含む非晶質である層303を交互に堆積することにより積層構造304を形成し、固相成長法により非晶質層を単結晶化し、次いでシリコン酸化膜からなる層302のみをフッ酸溶液などにより選択的にエッチングして層303を残し、これをチャネルとする。 【選択図】図1

請求項（抜粋）：

シリコン基板上に、シリコン酸化膜からなる層と少なくともシリコンを含む非晶質である層を交互に堆積することにより形成される積層構造を形成する第1の工程と、 前記積層構造の少なくとも一部の端面を露出させる第2の工程と、 前記積層構造の少なくとも一部の端面に接触するように少なくともシリコンを含む単結晶層を形成する第3の工程と、 固相成長法により前記少なくともシリコンを含む非晶質を単結晶化する第4の工程を有し、第4の工程により単結晶化された少なくともシリコンを含む層の少なくとも一部がチャネルとして機能することを特徴とする電界効果トランジスタの製造方法。

IPC (3件)：

H01L29/786 ,  H01L21/336 ,  H01L29/78

FI (6件)：

H01L29/78 617N ,  H01L29/78 301H ,  H01L29/78 301G ,  H01L29/78 618B ,  H01L29/78 618C ,  H01L29/78 616L

Fターム (50件)：

5F110AA01 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE29 ,  5F110EE30 ,  5F110EE31 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG30 ,  5F110GG44 ,  5F110HK09 ,  5F110HK14 ,  5F110HK34 ,  5F110HM07 ,  5F110NN62 ,  5F110NN65 ,  5F110PP01 ,  5F110PP10 ,  5F110PP13 ,  5F140AA05 ,  5F140AB04 ,  5F140BA01 ,  5F140BA02 ,  5F140BA05 ,  5F140BB01 ,  5F140BB06 ,  5F140BC11 ,  5F140BC12 ,  5F140BC17 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF42 ,  5F140BF45 ,  5F140BF47 ,  5F140BF58 ,  5F140BG05 ,  5F140BG28 ,  5F140BH05 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ25 ,  5F140CB04 ,  5F140CF04