特許

J-GLOBAL ID：200903023416255046

タイミング検証方法

発明者： 飯田 博一 ,  田口 浩文
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-106706
公開番号（公開出願番号）：特開平9-292436
出願日： 1996年04月26日
公開日（公表日）： 1997年11月11日
要約：

【要約】【課題】 MOSLSIのタイミング検証方法において、チャネルホットキャリアによるトランジスタ劣化を考慮し、過剰マージンにすることなくMOSLSIの性能を十分に引き出す設計を行ない、かつ、所望寿命までタイミングに関する信頼性を確保するためのタイミング検証方法を提供することを目的とする。【解決手段】 MOSLSIを構成するセル毎の各入力ノードの信号遷移情報とトランジスタの特性情報と所望寿命とから、所望寿命におけるトランジスタの劣化を推定し、劣化したトランジスタの特性を用いて遅延計算を行なうことによりタイミング検証を行なう。

請求項（抜粋）：

MOSLSIのホットキャリアによる特性劣化を考慮したタイミング検証方法であって、MOSLSIの初期状態における特性情報と、前記MOSLSIを構成するセル毎の各ノードの信号遷移情報と、任意の経年数情報と、前記ノードにおける経年後の特性劣化情報獲得工程と、特性劣化時における遅延計算工程とを備えたことを特徴とするMOSLSIのタイミング検証方法。

IPC (3件)：

G01R 31/26 ,  G01R 31/28 ,  H01L 21/66

FI (3件)：

G01R 31/26 G ,  H01L 21/66 V ,  G01R 31/28 Z