特許

J-GLOBAL ID：200903023427328703

半導体装置の検査方法、および半導体装置

発明者： 伊藤 友幸 ,  江口 司 ,  藤田 伸
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-074002
公開番号（公開出願番号）：特開2000-269507
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 基板上でCMOSインバータ回路を構成するN型のTFTおよびP型のTFTの評価を手間をかけずに適正に評価することのできる半導体装置の検査方法、およびこのような検査方法の実施に適した半導体装置を提供すること。【解決手段】 アクティブマトリクス基板200において、検査対象とされるCOMインバータ回路61に対して入力端子546から検査用信号Vinを電位を変えながら入力する一方、出力端子547から出力される信号Voutの電位変化を検出して、CMOSインバータ回路61のN型およびP型のTFT10、20がオン・オフする領域(反転電位付近)におけるCMOSインバータ回路61からの出力信号Voutの電位変化の対称性を求める。

請求項（抜粋）：

CMOSインバータ回路を構成するN型の薄膜トランジスタおよびP型の薄膜トランジスタが基板上に形成された半導体装置の検査方法において、前記N型およびP型の薄膜トランジスタの各ゲートに入力される共通の入力信号の電位を変化させたときの前記N型およびP型の薄膜トランジスタの接続点から出力される出力信号の電位変化を検出し、前記入力信号に基づいて前記N型およびP型の薄膜トランジスタがオン・オフする領域における前記出力信号の電位変化の対称性に基づいて、前記N型およびP型の薄膜トランジスタのしきい値電圧のバランスを検査することを特徴とする半導体装置の検査方法。

IPC (3件)：

H01L 29/786 ,  G01R 31/00 ,  G02F 1/136 500

FI (3件)：

H01L 29/78 624 ,  G01R 31/00 ,  G02F 1/136 500

Fターム (33件)：

2G036AA19 ,  2G036AA27 ,  2G036BA33 ,  2G036BB10 ,  2H092HA28 ,  2H092JA24 ,  2H092JA37 ,  2H092JA41 ,  2H092JB69 ,  2H092KB25 ,  2H092MA35 ,  2H092MA55 ,  2H092NA01 ,  2H092NA26 ,  2H092NA30 ,  2H092PA01 ,  2H092PA08 ,  2H092PA10 ,  2H092PA11 ,  2H092QA07 ,  2H092QA10 ,  5F110AA06 ,  5F110AA08 ,  5F110AA24 ,  5F110BB01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110GG02 ,  5F110GG13 ,  5F110HM15 ,  5F110QQ11