特許
J-GLOBAL ID：200903023428055735
薄膜トランジスタマトリックスの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-248454
公開番号（公開出願番号）：特開平6-102528
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】 薄膜トランジスタマトリックスの製造方法に関し,バスラインの端子出しを1回のフォトリソグラフィー工程で行う方法の提供を目的とする。【構成】 透明絶縁性基板1上にゲート電極2とそれに接続するゲートバスライン3を形成する工程と, 保護膜エッチングの際エッチングストップ層となる絶縁膜を最上層または中間層とする多層構造のゲート絶縁膜5a, 5b, 5cをゲートバスライン3端部を除く領域に形成する工程と,素子形成を行った後,全面に保護膜12を形成し, 保護膜12上に画素電極形成領域,ゲートバスライン端部及びドレインバスライン端部に開孔を有するマスク13を形成する工程と, 開孔から保護膜12をエッチングして除去した後,全面に透明導電膜を堆積してソース電極に接続する画素電極15a,ゲートバスラインコンタクト部15b,ドレインバスラインコンタクト部15d を形成する工程を有するように構成する。
請求項（抜粋）：
透明絶縁性基板(1) 上に形成され,マトリックス状に配置された薄膜トランジスタと,該薄膜トランジスタのゲート電極(2) に接続するゲートバスライン(3) と, ドレイン電極(10b) に接続するドレインバスライン(11)と,ソース電極(10a) に接続する画素電極(15a) と,該画素電極(15a) と絶縁膜(5a, 5b)を介して対向する補助容量バスライン(4) を有し, 該薄膜トランジスタは透明絶縁性基板(1) 上にゲート電極(2) ,ゲート絶縁膜(5a, 5b, 5c),動作半導体膜(6), ソース・ドレイン電極(10a, 10b)が順に積層され,該ゲートバスライン(3) と該ドレインバスライン(11)は絶縁膜(5a, 5b, 5c)を介して交差する薄膜トランジスタマトリックスの製造において,透明絶縁性基板(1) 上にゲート電極(2) とそれに接続するゲートバスライン(3) を形成する工程と,保護膜エッチングの際エッチングストップ層となる絶縁膜を最上層または中間層とする多層構造のゲート絶縁膜(5a, 5b, 5c)を該ゲートバスライン(3) 端部を除く領域に形成する工程と,該ゲート絶縁膜(5a, 5b, 5c)上に動作半導体膜(6), ソース電極(10a) ,ドレイン電極(10b) 及び該ドレイン電極(10b) に接続するドレインバスライン(11)を形成する工程と,全面に保護膜(12)を形成した後, 該保護膜(12)上に画素電極形成領域,ゲートバスライン(3) 端部,ドレインバスライン(11)端部に開孔を有するマスク(13)を形成する工程と,該開孔から該保護膜(12)をエッチングして除去した後,全面に透明導電膜を堆積してソース電極(10a) に接続する画素電極(15a) ,ゲートバスラインコンタクト部(15b) ,ドレインバスラインコンタクト部(15d) を形成し,その後,マスク(13)上の透明導電膜を該マスク(13)とともに除去する工程を有することを特徴とする薄膜トランジスタマトリックスの製造方法。
IPC (2件)：
G02F 1/136 500
, H01L 29/784
