特許

J-GLOBAL ID：200903023471268084

昇圧回路

発明者： 松下 裕一
出願人/特許権者： 株式会社沖マイクロデザイン宮崎 ,  沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-212260
公開番号（公開出願番号）：特開平8-080033
出願日： 1994年09月06日
公開日（公表日）： 1996年03月22日
要約：

【要約】【目的】 低電源電圧の場合でも、確実に昇圧する。【構成】 入力端子VINが“L”レベルから“H”レベルに変化すると、インバータ2の出力は“L”レベルから“H”レベルに変化し、出力端子VOUTは昇圧されVCC+Vt+αのレベルに達し、ノードNAは電源電位VCCにプリチャージされる。次に、入力端子VINが“H”レベルから“L”レベルに変化すると、出力端子VOUTはVCC以下のレベルになる。制御回路10の出力は、インバータ2の変化に少し遅れて“L”レベルから“H”レベルに変化し、ノードNAのレベルはMOS容量C2によって電源電位VCCレベルからVCC+Vt+αのレベルに達する。それにより、NMOS3がオンし、出力端子VOUTは、VCCレベルにまでプリチャージされる。

請求項（抜粋）：

正の電荷を保持する第1の電極と、第1の入力信号を入力する第2の電極とを有し、前記第1の電極のレベルを昇圧する第1の昇圧用容量と、前記第1の入力信号の立ち下がりよりも遅れて立ち上がる前記第1の入力信号の逆相の第2の入力信号を出力する制御回路と、正の電荷を保持する第1の電極と、前記制御回路より出力される第2の入力信号を入力し、前記第1の電極のレベルを昇圧する第2の昇圧用容量と、前記第2の昇圧用容量の第1の電極に接続され前記第1の入力信号がハイレベル時に非導通状態、ローレベル時に導通状態となるように導通を制御する制御電極と、電源電位に接続された第1の電極と、前記第1の昇圧用容量の第1の電極に接続された第2の電極とを有する第1のスイッチ手段と、前記第1の昇圧用容量の第1の電極に接続され前記第1のスイッチ手段と相補的に導通を制御する制御電極と、前記電源電位に接続された第1の電極と、前記第1の昇圧用容量の第1の電極に接続された第2の電極とを有する第2のスイッチ手段と、前記第1の昇圧用容量の第1の電極に接続された出力端子とを、備えたことを特徴とする昇圧回路。

IPC (3件)：

H02M 3/07 ,  H01L 27/04 ,  H01L 21/822

引用特許：

審査官引用 (4件)

• 特開平1-286773
  
• 特開昭56-129570
  
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-342090   出願人：三菱電機株式会社
• 半導体メモリ装置の電圧昇圧回路
  公報種別：公開公報   出願番号：特願平6-281755   出願人：三星電子株式会社