フラッシュメモリ制御方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-138768
公開番号（公開出願番号）：特開2000-330850
出願日： 1999年05月19日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】小容量のデータを高い頻度で書換えてもその管理が負担とならず、システム負荷を軽微なものにする。【解決手段】フラッシュメモリを複数のセクタ11に分割設定し、各セクタ11それぞれに、そのセクタの親番号、セクタのアクセス状態を示すセクタ管理領域、複数のデータブロックからなるブロックデータ部、及び各データブロック毎のアクセス状態を示すブロック管理領域を設け、上記セクタ管理領域とブロック管理領域とに対応してセクタの一括消去を含むアクセス制御を行なう。

請求項（抜粋）：

フラッシュメモリを複数のセクタに分割設定し、上記複数のセクタそれぞれに、そのセクタの識別情報を記憶する領域と、セクタのアクセス状態を示すセクタ管理情報を記憶する領域と、複数のデータブロックからなるデータ領域と、このデータ領域内の各データブロック毎のアクセス状態を示すブロック管理情報からなるブロック管理領域とを設け、上記セクタ管理情報とブロック管理情報とに基づいてブロック単位でのデータの書込み、及びセクタ単位でのデータの一括消去を含むアクセス制御を行なうことを特徴とするフラッシュメモリ制御方法。

IPC (3件)：

G06F 12/00 542 , G06F 12/16 340 , G11C 16/02

FI (3件)：

G06F 12/00 542 A , G06F 12/16 340 P , G11C 17/00 601 A

Fターム (7件)：

5B018GA04 , 5B018HA23 , 5B018NA06 , 5B018QA15 , 5B025AD08 , 5B025AE01 , 5B082JA04

前のページに戻る