特許
J-GLOBAL ID：200903023499565386
縦型トレンチMISFETおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-029051
公開番号（公開出願番号）：特開平8-222735
出願日： 1995年02月17日
公開日（公表日）： 1996年08月30日
要約：
【要約】【目的】縦型MISFETのオン抵抗の低減を図る。【構成】n+ サブストレート101上にp型不純物層111を積層した基板の表面からトレンチ105を形成し、残された島部115の上部にpベース領域103、その表面層にn+ ソース領域104を形成し、トレンチ105の側壁にnドレインドリフト領域102を形成する。トレンチ105の内面に露出したpベース領域103の表面上にゲート酸化膜106を介してゲート電極107を設け、n+ ソース領域104上にソース電極108、n+ サブストレート101の裏面にドレイン電極109を設けた構造とする。nドレインドリフト領域102がp型不純物層111に接しているため、同じ耐圧クラスの均一不純物濃度の場合よりその不純物濃度を高くすることができ、オン抵抗が低減できる。また、nドレインドリフト領域102が高不純物濃度であるため、オン抵抗の温度特性が改善され、高温でのオン抵抗が低減できる。
請求項（抜粋）：
第一導電型半導体上に第二導電型不純物層を持つ半導体基板の表面から設けられた第一導電型半導体に達するトレンチと、残された島部の上部に形成された第二導電型ベース領域と、その第二導電型ベース領域の表面層の一部に形成された第一導電型ソース領域と、第二導電型ベース領域の露出表面上にゲート酸化膜を介して設けられたゲート電極と、第一導電型ソース領域と第二導電型ベース領域の表面に共通に接触するソース電極と、第一導電型半導体の裏面に接触するドレイン電極とを有するものにおいて、トレンチの側壁表面層に、拡散型接合を仮定した場合の降伏電圧が素子耐圧とほぼ等しくなる不純物濃度より高不純物濃度の厚さの薄い第一導電型ドレインドリフト領域を有することを特徴とする縦型トレンチMISFET。
FI (2件)：
H01L 29/78 652 G
, H01L 29/78 653 B
