特許
J-GLOBAL ID：200903023533946041
電流制限回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-280255
公開番号（公開出願番号）：特開平5-122839
出願日： 1991年10月28日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 通常動作に影響を与えることなく、過電流時に出力トランジスタのゲート-ソース間をクランプし電流制限する。【構成】 出力トランジスタT1 のゲートにドレインを接続しソースにソースを接続した電流制限用トランジスタT2 のゲートを遅延回路cで動作するトランジスタT3 と抵抗R1 を電源と出力端子に直列接続した中間点に接続した構成とする。【効果】 出力トランジスタT1 のターンオン時間を遅くすることなく、また回路のGND VGND1と負荷のGND VGND2に電位差が生じていても出力トランジスタT1 は動作できる。
請求項（抜粋）：
負荷ドライブ用出力トランジスタに流れる電流を制限する回路において、出力トランジスタのゲート-ソース間に電流制限用トランジスタを接続し、前記電流制限用トランジスタのゲートを、電源端子と出力端子の間に構成した抵抗と入力信号により動作する遅延回路により動作する第3のトランジスタを直列接続した回路の中間点に接続したことを特徴とする電流制限回路。
IPC (3件)：
H02H 9/02
, G05F 1/56 320
, H02J 1/00 309
