特許

J-GLOBAL ID：200903023545367276

プログラミング装置

発明者： 和田 圭介 ,  佐藤 守 ,  羽賀 晴比古
出願人/特許権者： 富士電機株式会社 ,  富士ファコム制御株式会社
代理人 (1件)： 大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平8-083557
公開番号（公開出願番号）：特開平9-274513
出願日： 1996年04月05日
公開日（公表日）： 1997年10月21日
要約：

【要約】【課題】 ラダー図、SFC、FB図の3種類のフローを組み合わせた回路を作成できるようなプログラム作成機能を提供すること。【解決手段】 各表現形式間で共通なシンボルと専用シンボルを設け、ラダー図専用シンボル=a接点、b接点、コイル、セット、コイルとし、SFC専用シンボル=トランジション、ステップとし、FB図専用シンボル=関数、ドットとするように、あえて表現形式ごとに持つ必要のないシンボルは、共通に持たせることによって、ラダー図とFB図との混在回路など、異表現のシンボルの組み合わせの回路であっても記述することができるようにした。

請求項（抜粋）：

プログラマブルコントローラ上で動作するプログラムを作成するプログラムローダにおいて、ラダー図シンボルとファンクションブロック図シンボルを用いずに、任意に回路を組み合わせたラダー図回路、表現混在回路を中間言語にコンパイルすることを可能とすることによってアクセス効率を向上させたことを特徴とするプログラミング装置。

IPC (2件)：

G05B 19/05 ,  G06F 9/06 530

FI (2件)：

G05B 19/05 A ,  G06F 9/06 530 S