フラッシュ・メモリ

発明者：
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-006755
公開番号（公開出願番号）：特開平5-198190
出願日： 1992年01月17日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】過剰消去とされている非選択セル・トランジスタのリーク電流による誤読出しを防止する。【構成】書込み時及び読出し時、ソース線41、42を選択的に共通ソース線5に接続するためのnMOS111〜114と、消去時、ソース線41、42に消去用高電圧を供給するためのnMOS121、122とを設け、かつ、ソースを共通接続するワード線21に接続されるセル・トランジスタ111、113とワード線22に接続されるセル・トランジスタ122、124とがビット線31〜34を共通にしないようにすると共に、ソースを共通接続するワード線23に接続されるセル・トランジスタ132、134とワード線24に接続されるセル・トランジスタ141、143とがビット線31〜34を共通にしないようにする。

請求項（抜粋）：

等価回路上、ワード線を共通にすると共に、ソースを共通接続してなる複数のセル・トランジスタの前記ソースを共通接続するソース線と、複数のソース線に対応して設けられた第1又は第2の共通ソース線との間に、前記ワード線の電圧をゲート入力とするソース線選択用のトランジスタを接続すると共に、前記第1の共通ソース線と、前記複数のセル・トランジスタのソース線との間に、前記第1の共通ソース線から前記複数のセル・トランジスタのソース線方向を順方向とする消去用高電圧供給用の一方向性素子を接続して構成されていることを特徴とするフラッシュ・メモリ。

引用特許：

審査官引用 (3件)

特開昭62-060266
特開昭59-054100
特公昭51-042903

前のページに戻る