特許

J-GLOBAL ID：200903023552735663

半導体記憶装置とその動作方法

発明者： 花ケ崎 治
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 高橋 敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-073908
公開番号（公開出願番号）：特開平8-273373
出願日： 1995年03月30日
公開日（公表日）： 1996年10月18日
要約：

【要約】【目的】 不揮発性メモリと揮発性メモリ機能を併せ持つ半導体記憶装置を提供する。また、強誘電体キャパシタの疲労の少ない半導体記憶装置を提供する。【構成】 3個のトランジスタと1個の強誘電体キャパシタを有し、蓄積ノードを構成する。強誘電体キャパシタは、蓄積ノードとプレート線間に接続される。強誘電体キャパシタの両電極間にかかる電位を調整することで、キャパシタの分極反転が発生しない条件でのDRAM動作と、分極反転を伴う不揮発性メモリ動作が可能となる。必要に応じてDRAM動作と不揮発性動作を使い分けることで、分極反転の回数を減らし、強誘電体キャパシタの疲労を抑制する。

請求項（抜粋）：

蓄積ノードと、前記蓄積ノードに接続された一方の電流端子、他方の電流端子および制御端子を有する第1のトランジスタと、前記蓄積ノードに接続された制御端子と一対の電流端子を有する第2のトランジスタと、前記第2のトランジスタの一方の電流端子に接続された一方の電流端子と、他方の電流端子と制御端子を有する第3のトランジスタと、一対の電極を有し、その一方の電極が前記蓄積ノードに接続されておりかつ他方の電極がバイアス電圧を与えるプレート線に接続されている強誘電体キャパシタと、を有するメモリセルを含む半導体記憶装置。

IPC (3件)：

G11C 14/00 ,  G11C 11/22 ,  H01L 27/10

FI (3件)：

G11C 11/34 352 A ,  G11C 11/22 ,  H01L 27/10