特許
J-GLOBAL ID:200903023581602230
半導体装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
薄田 利幸
公報種別:公開公報
出願番号(国際出願番号):特願平5-027730
公開番号(公開出願番号):特開平6-244415
出願日: 1993年02月17日
公開日(公表日): 1994年09月02日
要約:
【要約】【目的】溝ゲート型MOSFETと通常構造MOSFETの両者の長所を有する微細なMOSFETを提供する。【構成】半導体基体に形成された溝内に形成されたゲート電極は、上記溝の側部に形成されたゲート絶縁膜を介して、半導体基板とは逆の導電型を有する半導体領域と接し、当該半導体領域は、当該半導体領域の表面領域に形成された低抵抗の導電層を介して、ソース、ドレイン電極と電気的に接続される。【効果】基板濃度を上昇させることなしに微細化が可能であるため、寄生容量の増大、および基板の高濃度化にともなうキャリア移動度の低下が防止され、高性能で微細なMOSFETが実現される。
請求項(抜粋):
半導体基体表面領域内に、所定の間隔で介して配置された上記表面領域とは逆の導電型を有する複数の半導体領域と、隣接する当該半導体領域の間の上記半導体基板に形成された溝と、当該溝の内面に沿って形成されたゲート絶縁膜と、当該ゲート絶縁膜を介して上記溝を充填する導電性物質からなるゲート電極を具備し、当該ゲート電極は、上記溝の側部に形成された上記ゲート絶縁膜を介して上記半導体領域と接し、当該半導体領域の表面領域には高導電性層が形成されている半導体装置。
前のページに戻る