特許
J-GLOBAL ID:200903023592145923
電圧制御形半導体素子の駆動回路
発明者:
出願人/特許権者:
代理人 (1件):
篠部 正治
公報種別:公開公報
出願番号(国際出願番号):特願平11-129896
公開番号(公開出願番号):特開2000-324801
出願日: 1999年05月11日
公開日(公表日): 2000年11月24日
要約:
【要約】【課題】IGBTのスイッチング時に発生するサージ電圧やスイッチングノイズを抑制する為にゲート抵抗を大きくすると動作時間遅れやスイッチング損失が増加する。【解決手段】IGBT7のターンオフ時は、初めにターンオフするのに必要な電荷量(Qg)をコンデンサ9によって素早く放電させて動作時間遅れの増大を防ぎ、その後はゲート抵抗5によりゲート電流を小さくすることにより di/dt、dV/dt を低減しサージ電圧を抑制する。
請求項(抜粋):
電圧制御形半導体素子の駆動回路において、第一の抵抗と第一のトランジスタとの直列回路からなるオン用の第一のスイッチング回路と、第二の抵抗と第二のトランジスタとの直列回路からなるオフ用の第二のスイッチング回路とを備え、第一のスイッチング回路と第二のスイッチング回路とを直列接続し、かつ外部より与えられる前記電圧制御形半導体素子のオン・オフ信号が前記第一および第二のトランジスタに与えられ、前記第二の抵抗に並列にコンデンサが接続され、第一のスイッチング回路と第二のスイッチング回路との接続点と前記電圧制御形半導体素子のゲート端子とを接続したことを特徴とする電圧制御形半導体素子の駆動回路。
Fターム (8件):
5H740BA11
, 5H740BB06
, 5H740BC01
, 5H740BC02
, 5H740HH06
, 5H740JA01
, 5H740JB02
, 5H740LL01
引用特許:
前のページに戻る