特許

J-GLOBAL ID：200903023603780103

二重化情報処理システム

発明者： 小林 義徳
出願人/特許権者： 横河電機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2007-028988
公開番号（公開出願番号）：特開2008-192108
出願日： 2007年02月08日
公開日（公表日）： 2008年08月21日
要約：

【課題】コストを抑制しつつシステムの信頼性を向上させることができる二重化情報処理システムを提供する。【解決手段】データのライト時には、第1のサブシステム10では、メモリインタフェースコントローラ13からデータをデータ用メモリ装置41に書き込む。またこのとき、第2のサブシステム20では、同一データに基づいて、誤り検出訂正回路24で生成したチェックコードをチェック用メモリ装置42に書き込む。データのリード時には、両サブシステム10,20により、メモリインタフェースコントローラ13,23により、データ用メモリ装置41から所定のデータを読み込むとともに、チェック用メモリ装置42からそのデータに対応するチェックコードを読み込む。【選択図】図1

請求項（抜粋）：

メモリ装置との間でデータをやり取りしつつ同一処理を実行する第1のサブシステムおよび第2のサブシステムを備える二重化情報処理システムにおいて、 前記第1のサブシステムのデータを格納するデータ用メモリ装置と、 前記第2のサブシステムのデータに基づきチェックコードを生成するチェックコード生成手段と、 前記チェックコード生成手段で生成された前記チェックコードを格納するチェックコード用メモリ装置と、 前記データ用メモリ装置に格納された前記データおよび前記チェックコード用メモリ装置に格納された前記チェックコードを照合する照合手段と、 を備えることを特徴とする二重化情報処理システム。

IPC (3件)：

G06F 12/16 ,  G06F 11/08 ,  G06F 11/18

FI (3件)：

G06F12/16 320F ,  G06F11/08 310B ,  G06F11/18 310C

Fターム (18件)：

5B001AB01 ,  5B001AD03 ,  5B001AD06 ,  5B001AE02 ,  5B018GA02 ,  5B018GA04 ,  5B018HA05 ,  5B018HA14 ,  5B018KA21 ,  5B018MA31 ,  5B018MA33 ,  5B018QA16 ,  5B018RA11 ,  5B034AA02 ,  5B034CC01 ,  5B034CC02 ,  5B034CC05 ,  5B034DD01

引用特許：

出願人引用 (1件)

• 二重化プロセッサ装置
  公報種別：公開公報   出願番号：特願2004-237855   出願人：横河電機株式会社