半導体メモリ、画像のアフィン変換方法、画像処理装置及びアドレス生成回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：河野登夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-276678
公開番号（公開出願番号）：特開平8-138039
出願日： 1994年11月10日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】複数のデータを一斉に読出し得る半導体メモリ、画像のアフィン変換を高速化できる画像のアフィン変換方法、画像のアフィン変換を高速化できる画像処理装置及び画像の回転変換を高速化できるアドレス生成回路の提供。【構成】ロウアドレスXの奇偶判定回路1及び加算器2と、ロウアドレスXのマルチプレクサMUX1と、加算器2のマルチプレクサMUX2と、コラムアドレスYの奇偶判定回路4及び加算器5と、コラムアドレスYのマルチプレクサMUX3と、加算器5のマルチプレクサMUX4と、ロウ、コラムのアドレスがともに偶数のメモリブロックMB1 と、ロウアドレスが偶数、コラムアドレスが奇数のメモリブロックMB2 と、ロウ、コラムのアドレスがともに奇数のメモリブロックMB3 と、ロウアドレスが奇数、コラムアドレスが偶数のメモリブロックMB4 とを備える。

請求項（抜粋）：

ロウアドレス及びコラムアドレスがともに偶数である第1記憶領域と、ロウアドレスが偶数であり、コラムアドレスが奇数である第2記憶領域と、ロウアドレス及びコラムアドレスがともに奇数である第3記憶領域と、ロウアドレスが奇数であり、コラムアドレスが偶数である第4記憶領域とを備え、ロウアドレス、それに1を加えたロウアドレス、コラムアドレス及びそれに1を加えたコラムアドレスに基づいて、前記各記憶領域のデータを読出すべく構成してあることを特徴とする半導体メモリ。

IPC (4件)：

G06T 3/00 , G11C 11/401 , H04N 1/387 , G09G 5/36 530

FI (2件)：

G06F 15/66 340 , G11C 11/34 371 H

引用特許：

審査官引用 (3件)

特開平3-154175
特開平4-055986
特表平4-500877

前のページに戻る