特許

J-GLOBAL ID：200903023622313842

強誘電体メモリの基準電圧発生回路

発明者： 神吉 達夫 ,  高田 栄和 ,  前田 賢吾
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-196470
公開番号（公開出願番号）：特開2002-015563
出願日： 2000年06月29日
公開日（公表日）： 2002年01月18日
要約：

【要約】【課題】 メモリセルから読み出したデータが“1”または“0”のいずれであるのかを、センスアンプで正しく判定できるように、正確な基準電位を発生する基準電圧発生回路を提供する。【解決手段】 この基準電圧発生回路3は、強誘電体キャパシタ(2-1〜2-n)とトランジスタ(1-1〜1-n)からなる基準電圧発生用リファレンスメモリセル(1-1〜1-n)が、同一の基準ビット線8に接続されている。この複数個のリファレンスメモリセル(1-1〜1-n)のうち、第1の論理データ“1”を書き込むリファレンスセルと第2の論理データ“0”を書き込むリファレンスセルとを選択できる。したがって、記憶用メモリセル11に応じた最適な基準電圧を発生できる。

請求項（抜粋）：

強誘電体キャパシタを記憶用メモリセルとして使用する強誘電体メモリの基準電圧発生回路において、1つの強誘電体キャパシタと1つのスイッチ手段からなる基準電圧発生用リファレンスメモリセルが、同一の基準ビット線に複数個接続され、上記複数個のリファレンスメモリセルのうち、所定個数のリファレンスメモリセルに第1の論理データが書き込まれ、残りのリファレンスメモリセルに第1の論理データと異なる第2の論理データが書き込まれるようになっており、上記リファレンスメモリセルの全てを選択することによって、上記基準ビット線に基準電圧を発生させることを特徴とする基準電圧発生回路。

IPC (2件)：

G11C 11/22 ,  G11C 14/00

FI (2件)：

G11C 11/22 ,  G11C 11/34 352 A

Fターム (4件)：

5B024AA03 ,  5B024BA01 ,  5B024BA27 ,  5B024CA07

引用特許：

審査官引用 (1件)

• 多値強誘電体メモリ
  公報種別：公開公報   出願番号：特願平10-264834   出願人：株式会社東芝