特許

J-GLOBAL ID：200903023639354801

適応性雑音除去装置

発明者： ドヴ・ラム ,  ダン・チャザン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 頓宮 孝一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-241265
公開番号（公開出願番号）：特開平7-147548
出願日： 1993年09月28日
公開日（公表日）： 1995年06月06日
要約：

【要約】 (修正有)【目的】 適応化時間がフィルタ長と同程度に短い高速適応化を実現する適応性雑音除去装置を提供する。【構成】 信号入力(y),基準入力(x)および信号出力(z)を有する適応性雑音除去装置は、基準入力(x)からの信号を個別化されたL個のタップのフィルタで畳み込み、フィルタされた基準信号を形成する畳み込み論理回路10と、フィルタされた基準信号を信号入力から差し引いて出力信号を形成する論理回路20と、各々が対応する係数Ckを有するN個の基本関数の線形組み合わせとしてフィルタ・タップを生成する論理回路と、出力信号におけるパワーを最小にする係数Ckを反復して決定する論理回路とよりなる。ここでNはフィルタ・タップ数Lより小さく、基本関数は有限幅の1部分を有し、該幅の外では前記基本関数は周波数ドメインおよび時間ドメインの両面で実質的にゼロである。

請求項（抜粋）：

信号入力,基準入力および信号出力を有する適応性雑音除去装置であって、基準入力からの信号を個別化されたL個のタップのフィルタで畳み込み、フィルタされた基準信号を形成する畳み込み論理回路と、フィルタされた基準信号を信号入力から差し引いて出力信号を形成する論理回路と、各々が対応する係数Ckを有するN個の基本関数の線形組み合わせとしてフィルタ・タップを生成する論理回路と、出力信号におけるパワーを最小にする係数Ckを反復して決定する論理回路と、よりなり、Nはフィルタ・タップ数Lより小さく、前記基本関数は有限幅の1部分を有し、該幅の外では前記基本関数は周波数ドメインおよび時間ドメインの両面で実質的にゼロである、適応性雑音除去装置。

IPC (8件)：

H04B 1/10 ,  G10K 11/178 ,  H03H 17/00 ,  H03H 21/00 ,  H04B 3/06 ,  H04B 3/20 ,  H04M 1/60 ,  H04R 3/02