特許

J-GLOBAL ID：200903023644722533

高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法

発明者： ライキンス, ジェイムズ エル. セカンド. ,  ストランドバーグ, ジャン アイ.
出願人/特許権者： クリッケ アンド ソファ ホールディングス インコーポレイテッド
代理人 (1件)： 山本 秀策
公報種別：公表公報
出願番号（国際出願番号）：特願2000-576689
公開番号（公開出願番号）：特表2002-527915
出願日： 1999年10月12日
公開日（公表日）： 2002年08月27日
要約：

【要約】本発明は高密度相互接続のプリント配線基板中の金属材料の界面および誘電性材料の界面における機械的応力に起因した亀裂の最小化に関する方法を提供する。高密度相互接続のプリント配線基板は、第1に基板上部表面上で形成されるパターニングされた導電層(6)を有する。パターニングされた導電層(6)は、それぞれが導電線の境界を規定するエッジを有する複合導電線を含む。本発明の方法は、第1にパターニングされた導電層(6)上および導電層(6)のエッジの間で複合誘電層(2)を形成する。複合誘電層(2)は、層上で分散された粒子を含む。これは、層の全長を通して伝播するために、層において形成されるいかなる亀裂の可能性を減少させるためおよび防ぐためである。次いで、薄膜導電層(4)は複合誘電層(2)上で形成され、薄膜誘電層(5)は薄膜導電層(4)上で形成される。

請求項（抜粋）：

高密度相互接続プリント配線基板を形成する方法であって、該高密度相互接続プリント配線基板は、該基板の上部表面上に形成された、複数の導電線の境界を規定するエッジを有する該複数の導電線を含む、第1のパターニングされた導電層を有し、該方法は、 (a)該第1のパターニングされた導電層上および該導電層のエッジ間に応力緩衝層を形成する工程であって、該応力緩衝層は、該第1のパターニングされた層の直上に20〜35ミクロンの厚さで存在し、該応力緩衝層は、該層内に分散した粒子を有する複合誘電層、または少なくとも10パーセントの伸び率を有する均一誘電層である工程と、 (b)該複合誘電層上に薄膜導電層を形成する工程と、 (c)該薄膜導電層上に薄膜誘電層を形成する工程と、を包含し、 該薄膜導電層は2〜5ミクロンの厚さであり、該第1のパターニングされた導電層は14〜26ミクロンの厚さである、方法。

IPC (3件)：

H01L 23/12 ,  H01L 23/14 ,  H05K 3/46

FI (6件)：

H05K 3/46 B ,  H05K 3/46 N ,  H05K 3/46 Q ,  H05K 3/46 S ,  H01L 23/12 N ,  H01L 23/14 R

Fターム (11件)：

5E346AA13 ,  5E346AA15 ,  5E346AA42 ,  5E346AA43 ,  5E346CC10 ,  5E346CC32 ,  5E346DD12 ,  5E346DD32 ,  5E346FF04 ,  5E346GG15 ,  5E346HH11