特許

J-GLOBAL ID：200903023649016343

データクロックト回復回路

発明者： ファウヘル,シセロ エス
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 伊東 忠彦
公報種別：公表公報
出願番号（国際出願番号）：特願2001-566273
公開番号（公開出願番号）：特表2003-526984
出願日： 2001年02月26日
公開日（公表日）： 2003年09月09日
要約：

【要約】データクロック回復回路3は、データ入力のデータ転送速度の半分で動作する制御可能なクアドラチュアクロック発振器6と、データ入力に結合された検出器入力、及びクアドラチュアクロック発振器の周波数制御入力に結合された検出器出力を有した位相検出器論理回路7とを含む。データクロック回復回路は、制御可能なクアドラチュアクロック発振器に結合されたクロック入力と、回復回路のデータ入力Dのためのデータ入力と、位相検出器に結合されたデータ出力とを、それぞれ有した特にフィリップフロップとしてのサンプリングデバイスの並列配列5-1,5-2,5-3,5-4を、更に含む。回復されたデータの位相の正確な制御は、限られたチップ領域に集積することが容易であり且つ電力消費が低い本回路を使用して可能となる。

請求項（抜粋）：

データ入力のデータ転送速度の半分で動作する制御可能なクアドラチュアクロック発振器と、 上記データ入力に結合された検出器入力、及び上記クアドラチュアクロック発振器の周波数制御入力に結合された検出器出力を有した位相検出器論理回路とを含む、データクロック回復回路において、 上記制御可能なクアドラチュアクロック発振器に結合されたクロック入力と、上記回復回路の上記データ入力のためのデータ入力と、上記位相検出器に結合されたデータ出力とを、それぞれ有したサンプリングデバイスの並列の配列を、更に含むことを特徴とするデータクロック回復回路。

IPC (4件)：

H04L 27/22 ,  H03L 7/00 ,  H04L 7/00 ,  H04L 7/02

FI (4件)：

H03L 7/00 B ,  H04L 7/00 F ,  H04L 27/22 C ,  H04L 7/02 Z

Fターム (23件)：

5J106AA04 ,  5J106CC03 ,  5J106CC24 ,  5J106CC25 ,  5J106CC27 ,  5J106DD08 ,  5J106DD10 ,  5J106DD42 ,  5J106DD48 ,  5J106FF02 ,  5J106JJ02 ,  5J106JJ06 ,  5J106KK06 ,  5J106KK37 ,  5K004AA05 ,  5K004FG02 ,  5K004FH08 ,  5K047AA05 ,  5K047AA16 ,  5K047BB01 ,  5K047EE02 ,  5K047GG11 ,  5K047MM12