特許

J-GLOBAL ID：200903023651328450

半導体記憶装置及びアドレス変換回路

発明者： 高橋 弘行
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 浜田 治雄
公報種別：再公表公報
出願番号（国際出願番号）：JP2001010335
公開番号（公開出願番号）：WO2002-045093
出願日： 2001年11月27日
公開日（公表日）： 2002年06月06日
要約：

DRAMに代表されるリフレッシュを必要とするメモリセルアレイとSRAMに代表されるリフレッシュを必要としないメモリセルアレイの両者を外部アドレスに割当てて使用することを可能な半導体記憶装置において、その構成に適した冗長回路を備えるものを提供することを目的とする。半導体記憶装置は、複数のダイナミック型メモリセルのアレイであるDRAMセルアレイ11と、複数のスタティック型メモリセルのアレイであるSRAMセルアレイ12と、外部アドレスAddをDRAMセルアレイ11またはSRAMセルアレイ12のいずれかのメモリセルに対応するロウプリデコード信号A1またはA2に変換するプリデコーダ101と、DRAMセルアレイ11での特性不良を救済すべきメモリセルを特定するリダンダンシプログラム回路103と、リダンダンシプログラム回路103によって特定されたメモリセルに対する外部アドレスAddをSRAMセルアレイ12内の所定のメモリセルへのロウプリデコード信号A4に変換するリダンダンシ判定回路102とを備える。

請求項（抜粋）：

複数のダイナミック型メモリセルのアレイからなるダイナミックメモリアレイと、 複数のスタティック型メモリセルのアレイからなるスタティックメモリアレイと、 外部アドレスを前記ダイナミックメモリアレイ又は前記スタティックメモリアレイのいずれかのメモリセルに対応するアドレスに変換する第1の変換手段と、 少なくとも前記ダイナミックメモリアレイ内で置換されるメモリセルを特定するメモリセル特定手段と、 前記メモリセル特定手段によって特定されたメモリセルに対する外部アドレスを前記スタティックメモリアレイ内の所定のメモリセルへのアドレスに変換する第2の変換手段とを備えることを特徴とする半導体記憶装置。

IPC (5件)：

G11C29/00 ,  G06F12/16 ,  G11C11/401 ,  G11C11/406 ,  G11C11/413

FI (5件)：

G11C29/00 603Z ,  G06F12/16 310P ,  G11C11/34 341C ,  G11C11/34 363Z ,  G11C11/34 371D