特許
J-GLOBAL ID：200903023672413228
パワーオン・リセット回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-343664
公開番号（公開出願番号）：特開平6-196989
出願日： 1992年12月24日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 電源電圧の立上がり特性にかかわらず所定のリセット・パルスを発生することが可能であり、パターン面積を小さくまた素子数を少なく抑えたパワーオン・リセット回路を提供すること。【構成】 本発明に係るパワーオン・リセット回路は、外部電源により与えられる所定の電圧を入力電圧とし、予め設定された電圧を越える入力電圧に応答して前記予め設定された電圧を出力し、予め設定された電圧以下の入力電圧に応答して当該入力電圧を出力するための電圧制御手段と、前記外部電源により与えられる電圧と前記電圧制御手段の出力電圧とを入力し、前記2つの電圧の差が所定の値に達したことに応答して、所定のパルスを出力するためのパルス発生手段とを有する。
請求項（抜粋）：
外部電源により与えられる所定の電圧を入力電圧とし、予め設定された電圧を越える入力電圧に応答して前記予め設定された電圧を出力し、予め設定された電圧以下の入力電圧に応答して当該入力電圧を出力するための電圧制御手段と、前記外部電源により与えられる電圧と前記電圧制御手段の出力電圧とを入力し、前記2つの電圧の差が所定の値に達したことに応答して、所定のパルスを出力するためのパルス発生手段とを有することを特徴とするパワーオン・リセット回路。
IPC (2件)：
前のページに戻る
