特許
J-GLOBAL ID：200903023702136569
ICテスタ
発明者：
出願人/特許権者：
代理人 (1件)：
梶山 佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-142247
公開番号（公開出願番号）：特開平5-312914
出願日： 1992年05月07日
公開日（公表日）： 1993年11月26日
要約：
【要約】【目的】 DUTのあるピンについてあるテスト波形の状態を維持して次のテストができるICテスタを提供することを目的とする。【構成】 パターン発生器のパターン情報の1つに発生波形ホールド有無を示す制御信号を加えておき、この制御信号をタイミングパルス発生回路で受けて、第1のパルス信号及び第2のパルス信号を停止するようにしているので、波形発生回路が現在の波形発生状態を維持することができる。その結果、種々の波形状態をそれぞれのピン対応に簡単に設定でき、それが維持され、あるいは現在の波形を維持したままに次のテストを継続することが可能になる。また、種々の機能テストが可能になり、かつ、パターン発生器のメモリ容量を増加させずに済む。
請求項（抜粋）：
テストパターンデータとともに発生波形ホールド有無の制御信号を発生するパターン発生器と、位相が相違する複数のクロックパルスを所定の周期でそれぞれ発生するタイミングクロック発生器と、前記複数のクロックパルスのそれぞれの位相に対応してそれぞれ割り当てられた発生波形の立上がりに対応する複数のビット及び発生波形の立下がりに対応する複数のビットを有するデータを記憶し、前記パターンデータの少なくとも一部でアクセスされる波形生成メモリと、前記データの複数のビットのそれぞれをゲート信号として前記波形生成メモリから受け前記各位相のクロックパルスの中から特定のクロックパルスを発生波形の立上がり及び立下がりのそれぞれに対応して得てこれらに対応して第1のパルス信号及び第2のパルス信号をそれぞれ発生し、前記制御信号を受けてこれが発生波形ホールド有の状態のときに第1のパルス信号及び第2のパルス信号の発生を停止するタイミングパルス発生回路と、第1のパルス信号に応じて発生波形を立上げ又は立下げ、かつ第2のパルス信号に応じて発生波形を立下げ又は立上げて出力する波形発生回路とを備えるICテスタ。
引用特許：
前のページに戻る
