特許
J-GLOBAL ID：200903023733356877
オフセットキャンセラ
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-249667
公開番号（公開出願番号）：特開平8-116340
出願日： 1994年10月14日
公開日（公表日）： 1996年05月07日
要約：
【要約】【目的】 ディジタルデータに変換した入力データに含まれるDCオフセットを、ソフトウェア処理によりキャンセルすることにより外部に特別な回路を必要としない。【構成】 入力信号処理を行う信号入力手段1と、変換結果の入力データを判定するデータ判定手段3と、前記判定結果と前記入力データからオフセットデータを取り込むデータ取り込み手段4と、前記オフセットデータからオフセット量を算出するオフセット量演算手段5と、前記オフセット量を記憶するオフセット量蓄積手段6と、前記入力データから前記オフセット量をキャンセルするオフセットキャンセル手段7を備える。
請求項（抜粋）：
孤立パルスのトレーニングモードを経て通常の通信モードに移行する伝送の、孤立パルスのトレーニングモードにおいて、入力信号の入力処理を行い、入力データを出力する信号入力手段と、前記信号入力手段で出力される入力データを判定し、その判定結果を出力するデータ判定手段と、前記データ判定手段の判定結果により、前記信号入力手段の入力データのうち、正側と負側の入力データをオフセットデータとして取り込むデータ取り込み手段と、前記データ取り込み手段で取り込んだオフセットデータに基づいて、オフセット量を算出するオフセット量演算手段と、前記オフセット量演算手段で算出されたオフセット量を記憶するオフセット量蓄積手段と、通信モードにおいては、前記信号入力手段で出力される入力データから前記オフセット量蓄積手段に記憶されているオフセット量を減算処理するオフセットキャンセル手段を備えたことを特徴とするを備えたことを特徴とするオフセットキャンセラ。
IPC (4件)：
H04L 25/06
, H04B 3/10
, H04L 25/03
, H03K 5/08
