特許

J-GLOBAL ID：200903023762097767

半導体装置の製造方法

発明者： 寺薗 信一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-211052
公開番号（公開出願番号）：特開平8-078439
出願日： 1994年09月05日
公開日（公表日）： 1996年03月22日
要約：

【要約】【構成】 GaAs基板1上に活性層2をエピタキシャル成長したものを用いた半導体装置の製造方法おいて、GaAs基板1上にFETを形成し、上記形成したFETの特性値を測定し、上記測定した特性値とあらかじめTEGFETより求めた基準データとを比較して、上記FETのキャリア濃度の所望値に対する変動量を求め、上記求めた変動量を補正できる注入イオン条件で上記基板1にイオン注入を行い、上記変動量を補正することにより、FET特性を調整する。【効果】 上記FET形成後にキャリア濃度の変動量を微調整することができ、基板の歩留りを向上でき、安定してデバイスを提供できる効果がある。

請求項（抜粋）：

化合物半導体基板上に活性層をエピタキシャル成長してなる基板を用いて半導体装置を製造する方法において、上記化合物半導体基板上にテストエレメントグループのFET(TEGFET)を形成し、その特性値を測定する工程と、上記化合物半導体基板上に該半導体装置を構成するFETを形成する工程と、該半導体装置を構成するFETの特性値を測定する工程と、上記測定した特性値と上記TEGFETより求めた基準データとを比較し、上記FETの活性層のキャリア濃度の所望値に対する変動量を求める工程と、上記半導体装置を構成するFETを形成した後に、上記求めた変動量が補正を必要とするものであるとき、上記変動量を補正することのできる注入イオン条件で上記基板にイオン注入を行い、上記変動量を補正する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/265 ,  H01L 21/66

FI (3件)：

H01L 29/80 B ,  H01L 21/265 F ,  H01L 21/265 W