特許

J-GLOBAL ID：200903023779166622

配線形成方法及びそれを用いて製造した電子部品

発明者： 大江 秀明 ,  藤林 桂
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 西澤 均
公報種別：公開公報
出願番号（国際出願番号）：特願2001-060062
公開番号（公開出願番号）：特開2002-261423
出願日： 2001年03月05日
公開日（公表日）： 2002年09月13日
要約：

【要約】【課題】 厚膜配線上に、リフトオフ法により、接触抵抗の小さい、微細な薄膜配線を確実に形成することを可能ならしめる。【解決手段】 厚膜電極(配線)3上にレジストパターン5を形成した後、厚膜電極3の表面に残留するレジスト残渣及び厚膜電極3の内部に入り込んだレジスト残渣を除去し、レジスト残渣が除去された厚膜電極3の表面に、リフトオフ法により薄膜配線7を形成する。レジスト残渣の除去をUVアッシング法やRIE法などの化学的方法により行う。また、レジスト残渣の除去を、イオンミリング法などの物理的方法により行う。

請求項（抜粋）：

厚膜配線上に、所定形状の開口部を有するレジストパターンを形成した後、該レジストパターン上から配線材料を薄膜形成し、レジストパターン上に堆積した不要な配線材料薄膜を、レジストパターンとともに除去するリフトオフ法により、厚膜配線上に薄膜配線を形成する薄膜配線の形成方法であって、厚膜配線上に、所定形状の開口部を有するレジストパターンを形成した後、厚膜配線の表面に残留するレジスト残渣及び厚膜配線内部に入り込んだレジスト残渣を除去する工程と、レジスト残渣が除去された厚膜配線の表面に、所定形状の開口部を有するレジストパターン上から配線材料を薄膜形成し、レジストパターン上に堆積した不要な配線材料薄膜を、レジストパターンとともに除去することにより、厚膜配線上に薄膜配線を形成する工程とを具備することを特徴とする配線形成方法。

IPC (3件)：

H05K 3/02 ,  H05K 3/26 ,  H05K 3/40

FI (3件)：

H05K 3/02 A ,  H05K 3/26 B ,  H05K 3/40 E

Fターム (28件)：

5E317AA24 ,  5E317BB12 ,  5E317BB14 ,  5E317CC22 ,  5E317CC25 ,  5E317CC60 ,  5E317CD01 ,  5E317CD40 ,  5E317GG11 ,  5E339AC01 ,  5E339BC01 ,  5E339BC02 ,  5E339BD13 ,  5E339CC01 ,  5E339CG04 ,  5E343AA07 ,  5E343BB24 ,  5E343BB25 ,  5E343BB72 ,  5E343DD01 ,  5E343DD23 ,  5E343EE08 ,  5E343EE32 ,  5E343EE36 ,  5E343EE38 ,  5E343ER18 ,  5E343ER33 ,  5E343GG13