特許
J-GLOBAL ID：200903023806513933
映像信号フィルタリング回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
丸山 敏之 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-070948
公開番号（公開出願番号）：特開平5-276411
出願日： 1992年03月27日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】 小容量のメモリの装備によって、精度の高いリアルタイムの処理が可能な映像信号フィルタリング回路を提供する。【構成】 処理すべきm画素分の映像信号が1水平走査期間の周期で交互に入力される2系列の信号処理回路6、7を具え、各信号処理回路には、L画素分の映像信号を記憶すべきメモリ2と、入力映像信号に対して少なくとも2L画素に対応する所定時間の遅延処理を施す遅延回路3を並列に配備し、遅延回路の出力映像信号の始端よりもL画素分だけ遡った期間内に、メモリ内の前部映像信号を読み出すと共に、遅延回路3の出力映像信号の終端に連続するL画素分の期間内に、メモリ内の後部映像信号を読み出す。これによって得られる(m+2L)画素分の映像信号がタップ数(2L+1)のデジタルフィルタ5にて処理される。
請求項（抜粋）：
各水平走査線がm個の画素によって構成される画面の映像信号をフィルタリング処理する回路であって、処理すべきm画素分の映像信号が1水平走査期間の周期で交互に入力される2系列の信号処理回路(6)(7)を具え、各信号処理回路は、各水平走査線の入力映像信号の内、前端部のL画素分の映像信号(前部映像信号)と後端部のL画素分の映像信号(後部映像信号)を交互に記憶すべきメモリ(2)と、該メモリに対して並列に設けられ、入力映像信号に対して少なくとも2L画素に対応する所定時間の遅延処理を施す遅延回路(3)と、遅延回路(3)の出力映像信号の始端よりもL画素分だけ遡った期間内に、メモリ(2)内の前部映像信号を読み出すと共に、遅延回路(3)の出力映像信号の終端に連続するL画素分の期間内に、メモリ(2)内の後部映像信号を読み出すメモリ制御回路と、メモリ(2)から読み出された映像信号と遅延回路(3)から出力される映像信号によって構成される(m+2L)画素分の映像信号が入力されるタップ数(2L+1)のデジタルフィルタ(5)とを具え、両信号処理回路(6)(7)のデジタルフィルタ(5)(5)から1水平走査期間の周期で交互に得られるm画素分の映像信号が時系列的に後段回路へ出力されることを特徴とする映像信号フィルタリング回路。
IPC (5件)：
H04N 5/14
, G06F 15/68 400
, H03H 17/02
, H04N 5/208
, H04N 5/21
