特許

J-GLOBAL ID：200903023809796995

半導体装置及びその製造方法

発明者： 林 浩美
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平9-013822
公開番号（公開出願番号）：特開平10-214795
出願日： 1997年01月28日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】 素子の微細化によりゲート電極間が狭くなっても、基板表面にダメージを与えたり、ショート不良を発生させることなく、ゲート電極間の基板表層に形成された不純物拡散層と配線とを接続するコンタクトを形成することができる半導体装置及びその製造方法を提供する。【解決手段】 ゲート電極17上の保護膜15をSiN又はSiONにより形成した後、全面にSiON膜を約100nmの厚さに形成する。そして、SiON膜を約80nm分だけRIEによりエッチングし、次いでSiON膜を希HFによりエッチングすることによりサイドウォールスペーサ20を形成する。その後、層間絶縁膜22を形成し、セルフアラインコンタクトによりビアコンタクト25を形成する。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介して形成された複数のゲート電極と、これらのゲート電極の両側の半導体基板の表層に形成された不純物拡散領域と、各ゲート電極の両側を覆うサイドウォールスペーサと、前記半導体基板上に形成されて前記ゲート電極及び前記サイドウォールスペーサを覆う層間絶縁膜と、前記層間絶縁膜に形成され、隣接するゲート電極の側部のサイドウォールスペーサに対しセルフアラインで形成されたビアホールとを有し、前記サイドウォールスペーサはSiONからなることを特徴とする半導体装置。

IPC (3件)：

H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78

FI (3件)：

H01L 21/28 301 T ,  H01L 21/90 D ,  H01L 29/78 301 X